本发明公开了一种基于FPGA芯片的TDC,其包括脉冲信号发生器、多抽头的信号延迟链、触发器阵列、两个并行的信号变化沿寻找电路、并行的上升沿“one‑hot”编码电路和下降沿“one‑hot”编码电路、标定电路和变换结果输出电路。脉冲信号发生器产生一个负脉冲并馈入到信号延迟链,触发器阵列对各抽头状态进行锁存,所述抽头经重排序后,所述抽头状态被传递给两个信号变化沿寻找电路,以分别寻找该负脉冲的上升沿和下降沿,并生成对应的“one‑hot”码。本发明能够最大限度地去除延迟链上的0延迟单元,减少锁存状态温度计码中的“冒泡”现象,使测量精度、测量死时间和资源占用量这三个方面的性能指标达到合理平衡,从而能够实现高性能的TDC测量系统。