本发明公开了一种基于FPGA芯片的TDC，其包括一个脉冲信号发生器、多抽头的信号延迟链、触发器阵列、连接网络、信号变化沿寻找和编码电路、时间戳输出电路。脉冲信号发生器在被测信号的触发下产生一个下降沿并馈入到信号延迟链。触发器阵列在系统时钟的控制下对延迟链各抽头状态进行锁存，并传递给连接网络。连接网络根据事先测量到的延迟链各延迟单元延迟宽度的分布对锁存后的各抽头进行重排序和抽取，将抽头的状态传递给信号变化沿寻找和编码电路。本发明能够最大限度地消除延迟链上的0延迟单元和非线性误差的影响，减少抽头状态温度计码中的“冒泡”现象，使测量精度、测量死时间和资源占用量这三个方面的性能指标达到合理平衡，从而能够实现高性能的TDC测量系统。
