
一种多FPGA的上电配置控制方法
- 申请号:CN201711265491.2
- 专利类型:发明专利
- 申请(专利权)人:中国科学院长春光学精密机械与物理研究所
- 公开(公开)号:CN107967041A
- 公开(公开)日:2018.04.27
- 法律状态:实质审查的生效
- 出售价格: 面议 立即咨询
专利详情
专利名称 | 一种多FPGA的上电配置控制方法 | ||
申请号 | CN201711265491.2 | 专利类型 | 发明专利 |
公开(公告)号 | CN107967041A | 公开(授权)日 | 2018.04.27 |
申请(专利权)人 | 中国科学院长春光学精密机械与物理研究所 | 发明(设计)人 | 余达;刘金国;周怀得;马庆军;陈佳豫;张博研;浦前帅 |
主分类号 | G06F1/18(2006.01)I | IPC主分类号 | G06F1/18(2006.01)I;G06F1/32(2006.01)I |
专利有效期 | 一种多FPGA的上电配置控制方法 至一种多FPGA的上电配置控制方法 | 法律状态 | 实质审查的生效 |
说明书摘要 | 一种多FPGA的上电配置控制方法,涉及一种多FPGA的上电配置控制方法,解决现有多FPGA在上电配置过程中存在供电电源不足时,导致部分或者全部FPGA配置失败,当使用大功率的供电电源,导致资源浪费等问题,包括FPGA上电配置控制系统,所述FPGA上电配置控制系统包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路;DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电;RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能;通过各片FPGA加载时间的错开,可降低DC/DC输出总电流的大小,提高电源的利用效率。 |
交易流程
-
01
选取所需
专利 -
02
确认专利
可交易 - 03 签订合同
- 04 上报材料
-
05
确认变更
成功 - 06 支付尾款
- 07 交付证书
过户资料
平台保障
1、源头对接,价格透明
2、平台验证,实名审核
3、合同监控,代办手续
4、专员跟进,交易保障
- 用户留言
暂时还没有用户留言