专利详情

专利名称	基于FPGA的聚类算法的加速系统及其设计方法
申请号	CN201610822554.9	专利类型	发明专利
公开（公告）号	CN106383695A	公开（授权）日	2017.02.08
申请（专利权）人	中国科学技术大学苏州研究院	发明（设计）人	周学海;王超;贾发慧;周徐达;赵洋洋;李曦;陈香兰
主分类号	G06F9/30(2006.01)I	IPC主分类号	G06F9/30(2006.01)I;G06F9/38(2006.01)I
专利有效期	基于FPGA的聚类算法的加速系统及其设计方法至基于FPGA的聚类算法的加速系统及其设计方法	法律状态	实质审查的生效
说明书摘要	本发明公开了一种基于FPGA的聚类算法的加速系统及其设计方法，包括：通过profiling技术获得各算法的关键代码；细化各算法的关键代码并提取相同的功能逻辑（公共算子）；使用分块技术重新设计代码结构以提高数据局部性的利用率，减少片外的访存次数；设计扩展语义的指令集并实现指令集对应的各个功能逻辑部件，通过指令的取指、译码、执行的操作完成关键代码的功能；设计加速器的加速框架并生成IP核；移植操作系统到开发板，在操作系统下完成软硬件的协同工作。能够支持多种聚类算法，可以提高硬件加速器的灵活性和通用性；采用分块技术重构各个算法的代码的目的是减少片外访存的次数以降低片外访存的带宽对加速器加速效果的影响。