专利详情

专利名称	带隙基准电路
申请号	CN201310150190.0	专利类型	发明专利
公开（公告）号	CN104122918A	公开（授权）日	2014.10.29
申请（专利权）人	中国科学院深圳先进技术研究院	发明（设计）人	姚爱萍;张金勇;王磊
主分类号	G05F1/56(2006.01)I	IPC主分类号	G05F1/56(2006.01)I
专利有效期	带隙基准电路至带隙基准电路	法律状态	实质审查的生效
说明书摘要	本发明涉及一种带隙基准电路，其包括，一基准电压源VREF，所述基准电压源VREF拉伸门电压V_REG实现内部预稳压，并形成内部预稳压电路；一带隙核心电路，所述带隙核心电路设有提高电源抑制比的自偏置共源共栅放大电路；一负反馈电路，所述负反馈电路为所述带隙核心电路提供一个经过稳压后的电源电压VDD；一启动电路，所述启动电路在工作开始时拉伸所述基准电压源VREF使得所述自偏置共源共栅放大电路正常工作。本发明的带隙基准电路通过负反馈电路为带隙核心电路提供一个经过稳压后的电源电压，同时在内部采用自偏置共源共栅放大电路来提高电源抑制比，节省了面积和功耗。