硅基高迁移率沟道CMOS的制备方法
- 申请号:CN201310176286.4
- 专利类型:发明专利
- 申请(专利权)人:中国科学院半导体研究所
- 公开(公开)号:CN103258796A
- 公开(公开)日:2013.08.21
- 法律状态:实质审查的生效
- 出售价格: 面议 立即咨询
专利详情
| 专利名称 | 硅基高迁移率沟道CMOS的制备方法 | ||
| 申请号 | CN201310176286.4 | 专利类型 | 发明专利 |
| 公开(公告)号 | CN103258796A | 公开(授权)日 | 2013.08.21 |
| 申请(专利权)人 | 中国科学院半导体研究所 | 发明(设计)人 | 周旭亮;于红艳;李士颜;潘教青;王圩 |
| 主分类号 | H01L21/8238(2006.01)I | IPC主分类号 | H01L21/8238(2006.01)I;H01L27/092(2006.01)I |
| 专利有效期 | 硅基高迁移率沟道CMOS的制备方法 至硅基高迁移率沟道CMOS的制备方法 | 法律状态 | 实质审查的生效 |
| 说明书摘要 | 一种硅基高迁移率沟道CMOS的制备方法,包括:在硅衬底上生长锗层;将其放入MOCVD反应室中,进行第一次退火;在锗层上依次生长低温砷化镓成核层和高温砷化镓层,形成样品;将样品进行抛光,同时清洗MOCVD反应室和样品舟;再将样品放入MOCVD反应室,进行第二次退火;在高温砷化镓层上生长砷化镓缓冲层和InGaP半绝缘层;在InGaP半绝缘层上生长nMOSFET结构;在nMOSFET结构上采用PECVD技术生长二氧化硅层;从二氧化硅层的上表面选区向下刻蚀,刻蚀深度到达锗层内,形成台面,未刻蚀的区域为III-V族区,台面部分为锗区;在III-V族区和锗区之间以及同一区不同器件区域之间制作隔离绝缘墙;在nMOSFET结构上以及锗层的台面上进行源、栅和漏工艺,完成CMOS的制备。 | ||
交易流程
-
01
选取所需
专利 -
02
确认专利
可交易 - 03 签订合同
- 04 上报材料
-
05
确认变更
成功 - 06 支付尾款
- 07 交付证书
过户资料
平台保障
1、源头对接,价格透明
2、平台验证,实名审核
3、合同监控,代办手续
4、专员跟进,交易保障
- 用户留言
暂时还没有用户留言