专利详情

专利名称	能抑制位线间漏电流的相变存储器电路结构
申请号	CN201010289979.0	专利类型	发明专利
公开（公告）号	CN101968973A	公开（授权）日	2011.02.09
申请（专利权）人	中国科学院上海微系统与信息技术研究所	发明（设计）人	蔡道林;宋志棠;陈后鹏
主分类号	G11C16/24(2006.01)I	IPC主分类号	G11C16/24(2006.01)I
专利有效期	能抑制位线间漏电流的相变存储器电路结构至能抑制位线间漏电流的相变存储器电路结构	法律状态	实质审查的生效
说明书摘要	本发明提供一种能抑制位线间漏电流的相变存储器电路结构，其包括：多条字线和多条位线；由多个各自连接在一条位线和一条字线上的相变存储单元形成的存储阵列，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管；以及多个控制单元，各控制单元的输入端分别连接一条位线，各输出端分别连接在相应位线上的各相变存储单元的相变电阻和选通管的公共连接点，分别用于拉低相应位线上未被选中的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻，如此抑制位线间的漏电流，有效提高存储器的可靠性。