专利详情

专利名称	一种模拟集成电路设计优化方法
申请号	CN201010214142.X	专利类型	发明专利
公开（公告）号	CN102314522A	公开（授权）日	2012.01.11
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	吴玉平;陈岚;叶甜春
主分类号	G06F17/50(2006.01)I	IPC主分类号	G06F17/50(2006.01)I
专利有效期	一种模拟集成电路设计优化方法至一种模拟集成电路设计优化方法	法律状态	实质审查的生效
说明书摘要	本发明涉及一种模拟集成电路设计优化方法，属于集成电路设计自动化领域。该方法包括：输入电路网表、性能设计指标以及性能测试电路；确定基于方程的电路优化的各指标项目标优化值、排除了器件本身之外的寄生效应的基于电路仿真器的电路优化的各指标项目标优化值、以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化的各指标项目标优化值；进行基于方程的电路优化；进行基于电路仿真器的电路优化；进行基于电路仿真器的电路优化。本发明可提高电路评测的可信度，提高优化速度，从而降低电路设计和物理设计之间的地带次数，提高设计效率，缩短设计周期。