专利详情

专利名称	3D集成电路结构以及检测芯片结构是否对齐的方法
申请号	CN201010229286.2	专利类型	发明专利
公开（公告）号	CN102315197A	公开（授权）日	2012.01.11
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	朱慧珑
主分类号	H01L23/544(2006.01)I	IPC主分类号	H01L23/544(2006.01)I;H01L25/00(2006.01)I;H01L21/66(2006.01)I
专利有效期	3D集成电路结构以及检测芯片结构是否对齐的方法至3D集成电路结构以及检测芯片结构是否对齐的方法	法律状态	实质审查的生效
说明书摘要	本申请公开了一种3D集成电路结构以及检测芯片结构是否对齐的方法。该电路结构包括第一芯片结构，该芯片结构包括第一半导体衬底、第一绝缘层以及第一检测结构；第一检测结构包括：分布于第一绝缘层两侧的检测基体，检测基体包括第一导体、至少两个第二导体和至少一个第三导体；其中，第一导体位于第一绝缘层的一侧，并与第二导体的一端连接；第三导体形成于第二导体之间并与第二导体之间绝缘，第三导体远离第一导体的端部呈阶梯状变化；其中，第三导体与第二导体之间正对的长度相等，在第三导体所在的方向上，位于两侧的检测基体上互相对应的第三导体远离第一导体的端部的投影之间距离相等。本发明适用于集成电路制造中优化芯片结构之间的对齐。