
基于SOI的射频LDMOS器件及对其进行注入的方法
- 申请号:CN200910236718.X
- 专利类型:发明专利
- 申请(专利权)人:中国科学院微电子研究所
- 公开(公开)号:CN102054845A
- 公开(公开)日:2011.05.11
- 法律状态:专利申请权、专利权的转移
- 出售价格: 面议 立即咨询
专利详情
专利名称 | 基于SOI的射频LDMOS器件及对其进行注入的方法 | ||
申请号 | CN200910236718.X | 专利类型 | 发明专利 |
公开(公告)号 | CN102054845A | 公开(授权)日 | 2011.05.11 |
申请(专利权)人 | 中国科学院微电子研究所 | 发明(设计)人 | 刘梦新;陈蕾;毕津顺;刘刚;韩郑生 |
主分类号 | H01L27/12(2006.01)I | IPC主分类号 | H01L27/12(2006.01)I;H01L29/78(2006.01)I;H01L23/52(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L21/266(2006.01)I;H01L21/316(2006.01)I |
专利有效期 | 基于SOI的射频LDMOS器件及对其进行注入的方法 至基于SOI的射频LDMOS器件及对其进行注入的方法 | 法律状态 | 专利申请权、专利权的转移 |
说明书摘要 | 本发明公开了一种具有低势垒体引出的射频SOI?LDMOS器件,包括底层硅、隐埋氧化层、顶层硅、P-区、N-区、栅氧化层、多晶硅栅层、栅多晶硅化物层、栅电极、氮化硅侧墙、N-漂移区、漏区、漏区硅化物层、漏电极、源区、低势垒体引出区、体区及源区硅化物层、源电极。本发明将射频LDMOS器件制作于SOI衬底之上,利用与P-区同型的重掺杂区域形成与源区短接的低势垒体引出;源/体、漏/体以及栅与各自电极间利用硅化物互联;采用多根栅条叉指形式并联以增大器件驱动能力;本发明提供了与CMOS工艺兼容的调正、背栅注入、N-区注入以及N-漂移区注入方法,以及与CMOS工艺兼容的N-漂移区硅化物掩蔽方法。 |
交易流程
-
01
选取所需
专利 -
02
确认专利
可交易 - 03 签订合同
- 04 上报材料
-
05
确认变更
成功 - 06 支付尾款
- 07 交付证书
过户资料
平台保障
1、源头对接,价格透明
2、平台验证,实名审核
3、合同监控,代办手续
4、专员跟进,交易保障
- 用户留言
暂时还没有用户留言