专利详情

专利名称	SOC架构下的高速总线动态变频装置和处理器核接口
申请号	CN200410003417.X	专利类型	发明专利
公开（公告）号	CN1661576	公开（授权）日	2005.08.31
申请（专利权）人	中国科学院计算技术研究所	发明（设计）人	张志敏;吴登峰
主分类号	G06F13/00	IPC主分类号	G06F13/00;G06F1/04
专利有效期	SOC架构下的高速总线动态变频装置和处理器核接口至SOC架构下的高速总线动态变频装置和处理器核接口	法律状态	实质审查的生效
说明书摘要	本发明公开了一种SOC架构下的高速总线动态变频装置和处理器核接口。该变频装置包括提供时钟电路、总线频率发生器、选频寄存器和同步时钟。选频寄存器内存储有分频关系值，同步时钟将分频关系值同步后发送给总线频率发生器分频信号，时钟电路向总线频率发生器提供总线基准频率，总线频率发生器接收分频信号将总线基准频率分频后提供总线频率。本发明的处理器核接口包括一个状态处理机，状态处理机接收总线和处理器核的工作状态信号以控制处理器核进行总线操作。本发明的总线动态变频装置可以实现总线频率的动态变频，供总线在不同的负载下使用，合理利用功耗并节省电能，包含状态处理机的处理器核接口可以让处理器核适应总线变快或变慢的节奏。