专利详情

专利名称	采用两相不均衡时钟方案的乘法数字模拟转换电路及应用
申请号	CN200710098686.2	专利类型	发明专利
公开（公告）号	CN101295985	公开（授权）日	2008.10.29
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	郑晓燕;周玉梅
主分类号	H03M1/66(2006.01)I	IPC主分类号	H03M1/66(2006.01)I
专利有效期	采用两相不均衡时钟方案的乘法数字模拟转换电路及应用至采用两相不均衡时钟方案的乘法数字模拟转换电路及应用	法律状态	实质审查的生效
说明书摘要	本发明涉及数字信号处理技术领域，公开了一种采用两相不均衡时钟方案运放共享的乘法数字模拟转换电路，包括第一级乘法数字模拟转换 (MDAC)电路和第二级MDAC电路，所述第一级MDAC电路和第二级 MDAC电路采用相同的有效位数和冗余位数；第二级MDAC电路中采样电容小于第一级MDAC电路中采样电容，第二级MDAC电路中反馈电容小于第一级MDAC电路中反馈电容；第一级MDAC电路的余差放大相时间大于第二级MDAC电路的余差放大相时间。本发明同时公开了一种应用两相不均衡时钟方案运放共享MDAC电路的流水线模数转换器 (ADC)。利用本发明，充分利用了运放在每一相的功耗，减小了功耗的浪费。