专利详情

专利名称	一种双采样全差分采样保持电路
申请号	CN200710098684.3	专利类型	发明专利
公开（公告）号	CN101295983	公开（授权）日	2008.10.29
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	郑晓燕;周玉梅
主分类号	H03M1/12(2006.01)I	IPC主分类号	H03M1/12(2006.01)I
专利有效期	一种双采样全差分采样保持电路至一种双采样全差分采样保持电路	法律状态	实质审查的生效
说明书摘要	本发明涉及流水线模数转换器中的采样保持电路技术领域，公开了一种双采样全差分采样保持电路，该电路包括第一差分开关电容单元、第二差分开关电容单元和双折叠支路运放；所述第一差分开关电容单元和双折叠支路运放在时钟信号ph1和phs为高时采样，在时钟信号ph2为高时保持；所述第二差分开关电容单元和双折叠支路运放在时钟信号ph2和phs 为高时采样，在时钟信号ph1为高时保持。利用本发明，降低了因运放失调引起的输出直流偏移，提高了采样保持电路的精度，并提高了采样保持电路在保持相的建立速度。