专利详情

专利名称	一种RISC处理器及其浮点栈指令翻译装置及方法
申请号	CN200810112231.6	专利类型	发明专利
公开（公告）号	CN101286122	公开（授权）日	2008.10.15
申请（专利权）人	中国科学院计算技术研究所	发明（设计）人	陈龙;武成岗;崔慧敏
主分类号	G06F9/45(2006.01)I	IPC主分类号	G06F9/45(2006.01)I;G06F9/30(2006.01)I
专利有效期	一种RISC处理器及其浮点栈指令翻译装置及方法至一种RISC处理器及其浮点栈指令翻译装置及方法	法律状态	实质审查的生效
说明书摘要	本发明公开了RISC处理器及其浮点栈指令翻译装置及方法，其选择目标体系结构的多个浮点寄存器作为目标寄存器，并以一整型数据变量和浮点数组变量，作为模拟TOP寄存器和模拟数据寄存器，模拟源体系结构的TOP寄存器操作和数据寄存器；在翻译浮点栈指令中，根据不同的浮点栈指令，选择未被分配的目标寄存器，将所述浮点栈指令的模拟数据寄存器映射到相应的所述未被分配的目标寄存器，对所述相应的目标寄存器进行翻译操作，并根据目标寄存器的变化更新模拟TOP寄存器以及模拟数据寄存器；其能够节省因固定映射寄存器而生产的数据交换和数据传输指令翻译时的开销，提高二进制翻译系统的效率。