一种具有缓冲层的SOI超结LDMOS器件制作方法
- 申请号:CN201010619508.1
- 专利类型:发明专利
- 申请(专利权)人:中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司
- 公开(公开)号:CN102130013A
- 公开(公开)日:2011.07.20
- 法律状态:实质审查的生效
- 出售价格: 面议 立即咨询
专利详情
专利名称 | 一种具有缓冲层的SOI超结LDMOS器件制作方法 | ||
申请号 | CN201010619508.1 | 专利类型 | 发明专利 |
公开(公告)号 | CN102130013A | 公开(授权)日 | 2011.07.20 |
申请(专利权)人 | 中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司 | 发明(设计)人 | 程新红;何大伟;王中健;徐大伟;夏超;宋朝瑞;俞跃辉 |
主分类号 | H01L21/336(2006.01)I | IPC主分类号 | H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L21/762(2006.01)I |
专利有效期 | 一种具有缓冲层的SOI超结LDMOS器件制作方法 至一种具有缓冲层的SOI超结LDMOS器件制作方法 | 法律状态 | 实质审查的生效 |
说明书摘要 | 本发明公开了一种具有缓冲层的SOI超结LDMOS器件制作方法,该方法首先对SOI衬底的顶层硅进行N型离子注入,使整个漂移区下方成为N型区域;然后对所述漂移区进行浅掺杂N型离子注入,在漂移区的表层形成浅掺杂N型缓冲层;之后通过版图对所形成的N型区域进行P型离子注入,在所述N型区域中形成等间隔的多个横向P型柱区,将所述N型区域划分为多个横向N型柱区,交替排列的P型柱区和N型柱区组成横向超结结构。本发明将缓冲层设于漂移区上方,可以抑制衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响,提高了器件的击穿电压,并且通过巧妙地调整N/P离子注入的步骤,设计版图和离子注入浓度等,进一步简化了工艺,降低了生产成本。 |
交易流程
-
01
选取所需
专利 -
02
确认专利
可交易 - 03 签订合同
- 04 上报材料
-
05
确认变更
成功 - 06 支付尾款
- 07 交付证书
过户资料
平台保障
1、源头对接,价格透明
2、平台验证,实名审核
3、合同监控,代办手续
4、专员跟进,交易保障
- 用户留言
暂时还没有用户留言