专利详情

专利名称	一种半导体器件的替代栅集成方法
申请号	CN201110181587.7	专利类型	发明专利
公开（公告）号	CN102856180A	公开（授权）日	2013.01.02
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	许高博;徐秋霞
主分类号	H01L21/28(2006.01)I	IPC主分类号	H01L21/28(2006.01)I
专利有效期	一种半导体器件的替代栅集成方法至一种半导体器件的替代栅集成方法	法律状态	实质审查的生效
说明书摘要	本发明公开了一种半导体器件的替代栅集成方法，包括：提供半导体衬底；在半导体衬底上形成阱区域，定义N型器件区域和/或P型器件区域；在N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠，牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层，其中，牺牲栅介质层位于半导体衬底上，牺牲栅电极层位于牺牲栅介质层上；环绕牺牲栅堆叠形成侧墙；在牺牲栅堆叠两侧且嵌入半导体衬底形成源/漏区；在半导体衬底上形成SiO2层；在SiO2层上旋涂SOG；对SOG进行刻蚀至SiO2层露出；对SOG与SiO2层进行速率差刻蚀，实现SiO2层表面平坦化；随后分别在N型器件区域形成N型替代栅堆叠，和/或在P型器件区域形成P型替代栅堆叠。