专利详情

专利名称	一种可配置的边界扫描寄存器链电路
申请号	CN201310007994.5	专利类型	发明专利
公开（公告）号	CN103091627A	公开（授权）日	2013.05.08
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	吴利华;于芳
主分类号	G01R31/3185(2006.01)I	IPC主分类号	G01R31/3185(2006.01)I
专利有效期	一种可配置的边界扫描寄存器链电路至一种可配置的边界扫描寄存器链电路	法律状态	实质审查的生效
说明书摘要	本发明公开了一种可配置的边界扫描寄存器链电路，该边界扫描寄存器链电路包含多个依次串联连接的边界扫描寄存器链单元，每个边界扫描寄存器链单元由依次串联连接的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组构成，其中三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组被安排设置于芯片内核电路与芯片管脚之间，均用于实现输入输出IO中三态控制信号、输出信号及输入信号的边界扫描测试，实现三态控制信号、输出信号及输入信号的可控性和可观测性，且通过对配置信号的配置能够将该三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组插入或移出当前边界扫描寄存器链电路。