专利详情

专利名称	一种电路问题设计布图定位调整的方法
申请号	CN201010230166.4	专利类型	发明专利
公开（公告）号	CN102339331A	公开（授权）日	2012.02.01
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	吴玉平;陈岚;叶甜春
主分类号	G06F17/50(2006.01)I	IPC主分类号	G06F17/50(2006.01)I
专利有效期	一种电路问题设计布图定位调整的方法至一种电路问题设计布图定位调整的方法	法律状态	实质审查的生效
说明书摘要	本发明适用于集成电路设计领域，提供了一种电路问题设计布图定位调整的方法，所述方法包括：建立布图问题对电路性能的影响趋势表；对模拟集成电路前仿真波形和后仿真波形比较分析，确定模拟集成电路问题波形；根据问题波形定位影响模拟集成电路性能的寄生RLC问题序列；根据寄生RLC问题序列确定寄生RLC位置；根据寄生RLC位置确定寄生RLC连接的器件和对应的物理连接；确定问题设计布图；根据布图问题对电路性能的影响趋势表调整问题设计布图。本发明通过自动定位模拟集成电路问题设计布图并进行调整，解决了现行模拟集成电路设计布图问题的定位调整效率低、速度慢的问题，同时提高了模拟集成电路设计布图问题定位调整的自动化水平。