专利详情

专利名称	包含黑盒的电路设计验证与错误诊断方法
申请号	CN200410039661.1	专利类型	发明专利
公开（公告）号	CN1560918	公开（授权）日	2005.01.05
申请（专利权）人	中国科学院计算技术研究所	发明（设计）人	李光辉;李晓维
主分类号	H01L21/82	IPC主分类号	H01L21/82;H01L21/66;G06F17/50
专利有效期	包含黑盒的电路设计验证与错误诊断方法至包含黑盒的电路设计验证与错误诊断方法	法律状态	授权
说明书摘要	本发明涉及超大规模集成电路的设计验证与错误诊断技术领域，一种有效的包含黑盒的电路设计验证与错误诊断方法。该方法首先使用并行逻辑模拟验证含黑盒的设计，然后用基于可满足性(SAT)的布尔比较增强模拟算法。包含两个核心步骤：第一步并行逻辑模拟，第二步基于可满足性的布尔比较。其主要特点：1)使用规范电路的固定型故障测试集并行模拟含黑盒的设计，模拟过程中用两位布尔值(0和1)编码每个电路信号。2)在基于可满足性的布尔比较过程中，使用全称量化的合取范式公式(CNF)表示未知约束。3)该方法不需要修改电路结构，降低了计算复杂性，可以应用到大型设计验证。 4)该方法可以直接应用于提高设计错误诊断的准确性。