专利详情

专利名称	基于双8b/10b编码器的16b/20b编码器逻辑实现方法
申请号	CN200410002290.X	专利类型	发明专利
公开（公告）号	CN1558582	公开（授权）日	2004.12.29
申请（专利权）人	中国科学院计算技术研究所	发明（设计）人	高文学;安学军;杨晓君;苗彦超;吴冬冬;张佩珩
主分类号	H04L5/00	IPC主分类号	H04L5/00;H04L7/00
专利有效期	基于双8b/10b编码器的16b/20b编码器逻辑实现方法至基于双8b/10b编码器的16b/20b编码器逻辑实现方法	法律状态	实质审查的生效
说明书摘要	本发明涉及数字通信技术领域，特别是一种基于双8b/10b编码器的16b/20b编码器逻辑实现方法，在两个 8b/10b编码器基础上构造16b/20b编码器，解决了直接由两个 8b/10b编码器构成16b/20b编码器用于DDR数据源时的时序紧张问题。在使用很少一部分逻辑资源的条件下，简洁地实现了8b/10b编码器的游程偏移预测，避免了使编码器单元成为整体逻辑的关键路径的情况，同时保证双沿数据的8b/10b游程规范性。本发明提出的利用预测的游程偏移作为8b/10b编码器的游程偏移输入端来强制控制8b/10b编码器的输出编码极性的方案，可以类推到更大规模的8b/10b编码生成集的实现。