专利详情

专利名称	高速外设部件互连总线的多主控制器单芯片实现方法
申请号	CN200410003887.6	专利类型	发明专利
公开（公告）号	CN1558336	公开（授权）日	2004.12.29
申请（专利权）人	中国科学院计算技术研究所	发明（设计）人	张亮;韩承德
主分类号	G06F13/38	IPC主分类号	G06F13/38
专利有效期	高速外设部件互连总线的多主控制器单芯片实现方法至高速外设部件互连总线的多主控制器单芯片实现方法	法律状态	专利申请权、专利权的转移
说明书摘要	本发明涉及总线的单芯片子系统的技术领域，包括从复杂状态机中提取关键信号路径的方法，以及单芯片实现高速PCI总线多主控制器，步骤：S1：根据PCI总线主控制器状态机的外部输入激励信号的时间要求和到达时刻，确定一个关键信号；S2：把关键信号两种取值“0”和“1”中条件判断或逻辑值代入原状态机，得到中间状态变量；S3：关键信号当作最终状态机唯一的外部输入信号，中间状态变量当作最终状态机的赋值，代入原状态机，最终状态机。该方法，可有效地解决多PCI Master单芯片设计中关键信号路径的问题。本质在于把非关键信号激励所产生的状态变化优先用电路实现，然后把其输出与关键信号一起当作最终状态变化的输入激励。