专利详情

专利名称	处理器内指令级流水线控制方法及其系统
申请号	CN201010233616.5	专利类型	发明专利
公开（公告）号	CN101894013A	公开（授权）日	2010.11.24
申请（专利权）人	中国科学院计算技术研究所	发明（设计）人	余磊;张浩;刘志勇;范东睿
主分类号	G06F9/38(2006.01)I	IPC主分类号	G06F9/38(2006.01)I
专利有效期	处理器内指令级流水线控制方法及其系统至处理器内指令级流水线控制方法及其系统	法律状态	实质审查的生效
说明书摘要	本发明涉及处理器内指令级流水线控制方法和系统，方法包括：步骤1，初始化发射序号寄存器和写回序号寄存器初始值相同；步骤2，发射指令时，以发射序号寄存器的值为基础值，按指令在本次发射中的顺序，生成指令的发射序号，并在指令中携带所述发射序号；步骤3，指令发射完成后，更新发射序号寄存器的值；步骤4，指令进入功能部件被执行时，指令的发射序号保持不变；步骤5，写回指令时，以写回序号寄存器的值为基础值，依据允许写回寄存器的指令的个数，依序生成写回序号，按写回序号由小到大顺序，将发射序号和写回序号相同的指令的结果写回寄存器；步骤6，指令写回完成后，更新写回序号寄存器的值。本发明能够减少对硬件资源的消耗。